Luceda 与 Cadence 光电协同设计集成
Accelerate your electro-optical IC development with Luceda Co-Design Integration for Cadence, enabling a seamless workflow from photonic synthesis to physical and functional verification. By bridging Luceda’s Python-driven photonic synthesis with Cadence’s gold-standard EPDA ecosystem, this integration eliminates manual transfer errors and reduces time-to-market for large-scale co-integrated electronic and photonic ICs.
直接导入 Cadence 原生工艺设计套件 （PDK）到 Luceda Layout。
充分利用 Luceda 完备的曲线设计和 Iris DRC 验证功能。
Export from IPKISS to the Cadence Virtuoso platform, with 1:1 cell & metadata matching.
确保光芯片 （PIC）与电芯片（EIC）设计团队协同工作、同步迭代。
充分利用 Luceda 光电子曲线版图综合，
设计低损耗光开关芯片。
版图导出至 Cadence Virtuoso Studio ，保持 PDK 器件单元的映射及元数据一致性。
Pre-register for our Upcoming Webinar
提前登记，第一时间获取关于 Luceda 与 Cadence 光电协同设计集成网络研讨会的通知。
关于产品
Luceda 与 Cadence 的光电协同设计集成工具，连接 Luceda 光电子设计平台与 Cadence EPDA 生态系统。
告别繁琐的人工数据交互与试错，帮助 EIC 与 PIC 设计团队实现实现丝滑协同、同步迭代。 PIC 设计团队既能充分发挥 Luceda 在版图设计、布局布线、光电子综合与仿真方面的专业优势，又能与 Cadence Virtuoso Studio 及 Spectre 仿真平台无缝对接。
由此，Luceda 与 Cadence 光电协同设计集成提供了一个开放且经过验证的设计环境，助力实现一次性流片成功（first-time-right），将 PIC 技术真正落地为可量产的光互连产品。
优势
面向 PIC 设计人员
- 通过 Luceda 与 Cadence 环境之间自动化的 1:1 组件及参数映射，消除因手动传输文件和临时脚本导致的错误，加快产品上市速度。
- 在 Luceda 中提前识别并解决光电子特有的设计规则违规（DRC）问题，然后在 Cadence 环境中进行最终的完整验证。
- PIC 设计人员可借助该流程获得从设计规格到版图的完整支持，包括光电子布局与布线（支持曲线及任意角度）及快速功能验证，并与标准 CMOS/EDA 设计工具顺畅配合，无需额外转换。
- 提供了一套高度灵活、开放的 EPDA 设计环境，为设计人员带来超越传统封闭式单一供应商生态的全新选择。
面向 EIC 设计人员
- 在熟悉的 Cadence 设计环境中，轻松与 PIC 设计团队进行沟通与协作。
- 可将版图要求与约束条件直接导入 PIC 团队的设计环境。
- 版图设计之初即满足 Cadence 验证规则，可轻松将 PIC 与 EIC 设计整合为统一版图，顺畅进入流片准备，省时省力。
面向晶圆代工厂
- 省去为不同设计平台分别维护独立 PDK 的大量工程投入，大幅节省人力成本。
- 轻松实现 Cadence 与 Luceda 之间的 PDK 转换，拓展潜在客户群体，扩大市场覆盖率。
Core Features
Cadence PDK 导入与 1:1 映射
- 直接将 Cadence PDK 或自定义库导入 Luceda ，实现器件单元、参数及元数据的完整 1:1 参数化映射。
- 在 Luceda 中直接调用原生 Cadence PDK 组件，实现复杂的光电子芯片布局布线设计。
IP Generation & Design Export:
- 在 Luceda 中创建高级 PIC IP（如通过 AWG Designer 设计阵列波导光栅），并轻松将其传输至 Cadence 环境，以完成后续电路设计。
- 将完成的 PIC 设计无损导回 Cadence 环境，确保器件单元、参数及元数据的无损 1:1 参数化映射。
可约束的 PIC 版图设计
- 直接从 EIC 版图中导入版图约束条件。
- 在 Luceda 中实现 PIC 版图时，充分考虑物理、空间及电气约束，确保光电协同设计准确无误。
多阶段光电验证
- 光芯片 DRC ：直接在 Luceda 中调用 Irys DRC ，提前发现并解决设计规则违规问题。
- 系统验证：在 Luceda 中执行版图与原理图一致性检查（Layout Versus Schematics），并在 Cadence 环境中使用源设计一致性检查 [yc1.1]（Check Against Source），确保在流片（Tape-out）前完成完整的系统功能验证。
Pre-register for our Upcoming Webinar
提前登记，第一时间获取关于 Luceda 与 Cadence 光电协同设计集成网络研讨会的通知。
Interested in trying it out? Questions?